Altera ha annunciato alcune innovazioni chiave per i suoi prodotti da 20 nm della prossima generazione. Grazie ad un ulteriore ampliamento dei vantaggi del concetto di convergenza su silicio (silicon convergence), Altera mette a disposizione dei propri clienti la più avanzata piattaforma per l’integrazione di sistema che abbina la programmabilità hardware degli FPGA con la flessibilità software di DSP (Digital Signal Processor) e microprocessori unitamente all’efficienza dei blocchi IP (Intellectual Property) di tipo hard macro definiti per applicazioni specifiche. Le innovazioni messe a punto da Altera a livello architetturale, software e di processo per le geometrie a 20 nm consentiranno lo sviluppo di un’avanzata struttura di sistema mista che assicura il raggiungimento di nuovi traguardi in termini di prestazioni, ampiezza di banda, grado di integrazione ed efficienza energetica.

La struttura di sistema mista a 20 nm di Altera prevede l’integrazione di transceiver operanti a 40 Gbps, un blocco DSP a precisione variabile della prossima generazione che assicura prestazioni in virgola mobile superiori a 5 TFLOP (in conformità allo standard IEEE 754 per la rappresentazione e il calcolo in virgola mobile), oltre a chip eterogenei tridimensionali (3D) che integrano FPGA con un ASIC HardCopy® o una pluralità di altre tecnologie, tra cui memorie, ASIC realizzati da terze parti e interfacce ottiche, mediante un’innovativa interfaccia ad alta velocità. Altera è l’unica azienda in grado di integrare FPGA e ASIC in un singolo dispositivo.

La struttura di sistema mista a 20 nm è caratterizzata da numerose innovazioni anche in termini di gestione della potenza: tra le principali si possono annoverare la riduzione della potenza su base adattativa, la tecnologia di potenza programmabile (Programmable Power Technology) e l’adozione di una tecnologia di processo ottimizzata che consente di ottenere una riduzione dei consumi fino al 60% rispetto ai dispositivi di Altera della precedente generazione.

Lo sviluppo di sistemi eterogenei a 20 nm è supportato da un ambiente di progettazione ad alto livello completo che include tool di design a livello di sistema (Qsys), tool di progetto basati sul linguaggio C (OpenCL™) e software per lo sviluppo DSP (DSP Builder). Altera continua a focalizzare la propria strategia sull’aumento della produttività dei progettisti ottimizzando i propri tool di sviluppo al fine di garantire i più ridotti tempi di compilazione per design realizzati con processi da 20 nm.

I progettisti impegnati nello sviluppo delle applicazioni di comunicazione, networking, broadcast ed elaborazione della prossima generazione – ha sostenuto Bradley Howe, senior vice president delle attività di ricerca e sviluppo di Altera – richiedono ampiezze di banda sempre più estese, prestazioni più spinte e consumi sempre più ridotti. Le innovazioni che abbiamo apportato nel campo della tecnologia a 20 nm ci consentono di ottenere una struttura di sistema mista che abbina circuiti dedicati ottimizzati con gli FPGA di ultima generazione. Il risultato è un dispositivo che garantisce i più elevati livelli di integrazione circuitale, prestazioni e ampiezza di banda a fronte dei consumi più bassi”.

I dispositivi di Altera della prossima generazione sono realizzati con la tecnologia di processo da 20 nm messa a punto da TSMC che assicura il più alto livello di integrazione di sistema, che prevede anche l’inclusione di un sottosistema processore hard macro ARM®. I SoC (system-on-chip) FPGA in tecnologia da 20 nm mettono a disposizione dei clienti un percorso di migrazione software dalla tecnologia a 28 nm a quella a 20 nm garantendo nel contempo un incremento del 50% delle prestazioni del sottosistema processore.

Tra le innovazioni di maggiore rilievo si possono annoverare le seguenti:

Transceiver con la più alta velocità seriale: operanti a 28 Gbps per backplane e a 40 Gbps per l’interfacciamento chip to chip
Le innovazioni messe a punto da Altera nel campo della tecnologia dei transceiver a 20 nm hanno permesso di ottenere l’ampiezza di banda seriale più estesa, in modo da permettere la migrazione verso backplane 100G e sistemi 400G. I dispositivi da 20 nm integrano sia transceiver a 28 Gbps per il pilotaggio di backplane CEI-25G-LR ed Ethernet 4x25G sia transceiver a 40 Gbps progettati per l’interfacciamento chip-to-chip o tra chip e moduli ottici. Le innovazioni a livello di tecnologia dei transceiver messe a punto da Altera per le geometrie da 20 nm rappresentano la base per lo sviluppo di transceiver conformi allo standard CEI-56G che assicura la connettività richiesta per il pilotaggio di reti ottiche 400G e schede di linea 400G della prossima generazione.

Circuiti integrati 3D eterogenei con interfaccia chip-to-chip a elevata velocità
Per le geometrie da 20 nm Altera introdurrà un’innovativa interfaccia chip-to-chip ad alta velocità che connette più die in un singolo package tridimensionale. Questa interfaccia consentirà ad Altera di offrire sistemi 3D eterogenei specifici che abbinano FPGA con ASIC HardCopy personalizzabili dall’utilizzatore o con una pluralità di altre tecnologie, tra cui memorie, ASIC forniti da terze parti e interfacce ottiche. L’integrazione di FPGA con ASIC HardCopy o ASIC forniti da terze parti consente ad Altera di mettere a disposizione soluzioni formate da un singolo dispositivo contraddistinte da un’integrazione di sistema 10 volte superiore rispetto a quella di qualsiasi altro prodotto realizzato in tecnologia da 28 nm. I circuiti integrati 3D di Altera saranno prodotti utilizzando il processo CoWoS (Chip-on-Wafer-on-Substrate) di TSMC. Tali dispositivi consentiranno agli utilizzatori di incrementare sensibilmente l’integrazione e le prestazioni a livello di sistema e di realizzare prodotti sempre più differenziati, a fronte di drastiche riduzioni in termini di consumi del sistema, ingombri sulla scheda e costi.

Le più elevate prestazioni DSP con il miglior rapporto TFLOP/Watt
Con l’introduzione dei propri dispositivi in tecnologia da 20 nm Altera ha stabilito un nuovo traguardo per quel che riguarda il rapporto TFLOP/watt. Le migliorie apportate al blocco DSP a precisione variabile di prossima generazione consentono di ottenere prestazioni superiori a 5 TFLOP nelle operazioni in virgola mobile in formato standard IEEE 754. In questo modo i dispositivi in geometria di 20 nm di Altera possono garantire un aumento di un fattore superiore a 5 del rapporto TFLOP/Watt rispetto agli FPGA della concorrenza. Combinando i vantaggi in termini di produttività legati all’adozione di un flusso di progettazione OpenCL basato su C, con la presenza di un sottosistema processore hard basato su ARM e con il più elevato rapporto TFLOPs/watt che garantisce la migliore efficienza in termini di silicio, i dispositivi da 20 nm di Altera si propongono come la più avanzata piattaforma di elaborazione eterogenea al momento disponibile.

La società sta attivamente coinvolgendo i propri clienti sui prodotti a 20 nm e sulla futura roadmap.
Ulteriori informazioni sui dispositivi da 20 nm di Altera sono reperibili all’indirizzo: www.altera.com/20nm