Mosfet_MIT

I ricercatori del Microsystems Technology Laboratories del MIT, stanno lavorando alla realizzazione di integrati basati su materiali diversi dal silicio, allo scopo di superare le limitazioni fisiche imposte da questo semiconduttore: infatti, più si riducono le dimensioni dei transistor, minore è la loro capacità di erogare corrente, il che si traduce (a causa delle capacità parassite dei gate logici da pilotare) in un ostacolo all’aumento della velocità di commutazione. La ricerca per ora ha portato alla creazione dell’elemento basilare: un MOSFET nanometrico di arseniuro di indio-gallio, che misura 22 nm ed è stato composto tramite complessi procedimenti di allineamento tra il gate e gli elettrodi. Realizzare MOSFET così piccoli impone un livello di precisione dei procedimenti fotolitografici per creare drain e source, che oggi non è possibile; tuttavia al MIT sono riusciti a implementare una tecnica di autoallineamento, che permette di disporre automaticamente gli elettrodi. Per costruire il MOSFET, inizialmente è stato cresciuto un sottile strato di semiconduttore sfruttando un processo di crescita epitassiale da fasci molecolari, deponendo indio, gallio e arsenico, sotto forma di vapori. Su questo è stato deposto uno strato di molibdeno per realizzare gli elettrodi di source e drain, asportando il metallo in eccesso mediante la tecnica di litografia a fascio di elettroni. Nella zona sopra il canale è stato quindi cresciuto uno strato di ossido e deposto un ulteriore strato di molibdeno, che realizza l’elettrodo di gate.

Migliorate le prestazioni elettriche del transistor, il MIT tenterà un’ulteriore miniaturizzazione, scendendo al disotto dei 10 nm.

http://web.mit.edu/newsoffice